2. Архитектура и структура вычислительных машин и систем

 

2. Архитектура и структура вычислительных машин и систем

Простейшие представления об архитектуре ЭВМ и систем

Принципы (архитектура) фон Неймана

Структура абстрактного центрального устройства ЭВМ

Системы Команд

Арифметико-логическое устройство (АЛУ)

Организация оперативной памяти

Байтовая адресация

Прямой и обратный порядок байтов

Расположение слов в памяти

Операции с памятью

Вычислительные системы

Уровни и средства комплексирования. Логические и физические уровни

Архитектура вычислительных систем

Классификация архитектур по параллельной обработке данных (Флинн)

Другие подходы к классификации ВС

Классификация Джонсона

Классификация Базу

Классификация Дункана

Классификация Кришнамарфи

Классификация Скилликорна

Классификация Хендлера

Классификация Хокни

Классификация Шора

SMP архитектура

MPP архитектура

Гибридная архитектура (NUMA) Организация когерентности многоуровневой иерархической памяти

PVP архитектура

Кластерная архитектура

Типы кластеров

Проблемы выполнения связи сети процессоров в кластерной системе

Обобщенные представления об архитектуре вычислительных машин, систем и сетей

Требования к архитектурным компонентам МВС

Масштабируемость

Совместимость и мобильность программного обеспечения

Перспективные типы процессоров ЭВМ

Ассоциативные процессоры

Конвейерные процессоры

Матричные процессоры

Клеточные и ДНК процессоры

ДНК-процессоры

Клеточные компьютеры

Коммуникационные процессоры

Процессоры баз данных

Потоковые процессоры

Нейронные процессоры

Процессоры с многозначной (нечеткой) логикой

Системы памяти

Иерархическая организация памяти

Структура кэш-памяти

Стратегии управления памятью

Проблема когерентности кэш-памяти

Характеристики систем иерархической памяти

Организация памяти в однопроцессорных ВС

Алгоритм сквозной записи

Алгоритм простого свопинга

Алгоритм свопинга с флагами

Алгоритм регистрового свопинга с флагами

Способы улучшения эффективности подсистемы памяти в однопроцессорных ВС

Иерархическая память многопроцессорных ВС

Многопроцессорная ВС с общим кэшем и общей памятью

Многопроцессорная ВС с раздельными кэшами и общей памятью

Когерентность памяти многопроцессорной ВС с раздельными кэшами и общей памятью

Алгоритм поддержания когерентности памяти MESI

Коммуникационные среды

Примеры построения коммуникационных сред на основе масштабируемого когерентного интерфейса SCI

Коммуникационные среды на базе транспьютероподобных процессоров

Коммутаторы для многопроцессорных вычислительных систем

Простые коммутаторы

Простые коммутаторы с временным разделением

Алгоритмы арбитража

Особенности реализации шин

Простые коммутаторы с пространственным разделением

Составные коммутаторы

Коммутатор Клоза

Баньян-сети

Распределенные составные коммутаторы

Граф межмодульных связей Convex Exemplar SPP1000

Граф межмодульных связей МВС-100

Граф межмодульных связей МВС-1000

Отечественные суперкомпьютеры семейства МВС

Конструктивные особенности

Кластеры и массивно-параллельные системы различных производителей

Примеры кластерных решений IBM

Примеры кластерных решений HP

SMP Power Challenge фирмы Silicon Graphics

Суперкомпьютерные центры России

Вопросы

К оглавлению

Назад к разделу "1. Вычислительные приборы и устройства. Алгоритмы и вычисления."

Вперед к разделу "3. Периферийные устройства: накопители массивов информации (ВЗУ) "